您好、欢迎来到现金彩票网!
当前位置:大兴彩票 > 概要设计 >

FPGA设计开发软件Quartus II的使用技巧之: 典型实例-LogicLock

发布时间:2019-06-10 20:39 来源:未知 编辑:admin

  通过这些知识点,按照下面提供的训练流程,读者可以迅速地掌握使用QuartusII软件逻辑锁定功能的使用方法。

  本实例将使用图解的方式将整个流程一步一步展现给读者,使读者能够轻松掌握开发的流程。

  pipemult的电路原理图如图5.73所示。它是由一个8位流水线位双口RAM构成。

  编译结束后,可在编译信息栏中看到最高时钟频率不能达到原设定的150MHz的要求(如图5.75所示)。打开“Processing”菜单中的“Complicationreport”窗口,单击“TimingAnalyzer”可以在ClockSetup中看到哪些信号频率达不到要求。

  新建底层模块工程,在本实例中已经建立好底层模块工程,打开“典型实例10”目录下的lockmult.qpf工程,如图5.76所示,可以看到乘法器的底层模块。

  右键选择“Root_region”项并选择“new”,新建区域并将名称取为lock_mult,如图5.78所示。

  右键选择新建的“lock_mult”项,打开属性窗口。将左侧的工程层次栏中的pipemult模块拖入,拖入后会出现pipemult的标志,如图5.79所示。

  回到主界面打开刚才的lock_mult属性窗口。单击“Back-AnnotateContents”按钮。反标约束信息,选择反标输出路径,如图5.80所示。

  选择pipemult.qsf文件,也就是刚才所选择输出设置信息,如图5.88所示。

http://ememes.net/gaiyaosheji/523.html
锟斤拷锟斤拷锟斤拷QQ微锟斤拷锟斤拷锟斤拷锟斤拷锟斤拷锟斤拷微锟斤拷
关于我们|联系我们|版权声明|网站地图|
Copyright © 2002-2019 现金彩票 版权所有